Zaujímavé

Navrhovanie pre hraničné skenovanie, JTAG, test

Navrhovanie pre hraničné skenovanie, JTAG, test

Hraničné skenovanie, alebo ako sa tiež nazýva JTAG, je výkonná testovacia technológia, ktorú je možné použiť na testovanie dnešných veľmi zložitých a kompaktných zostáv plošných spojov. Hraničné skenovanie poskytuje vysoko efektívny prostriedok na testovanie obvodov, ku ktorým nie je možný alebo pohodlný prístup pomocou iných testovacích technológií. Zistilo sa, že prístup požadovaný pre techniky, ako sú skúška na okruhu a funkčné ATE, často nie je dostatočný na to, aby bolo možné vykonať uspokojivú skúšku celého obvodu. Avšak hraničné skenovanie JTAG je schopné poskytnúť komplexný test mnohých obvodov za predpokladu, že obvod je navrhnutý tak, aby umožňoval použitie techník hraničného skenovania JTAG.

JTAG, hraničné skenovanie je definované v IEEE 1149.1, ktorá popisuje štvorvodičové sériové rozhranie (je možné použiť piaty vodič, ale je voliteľný) na testovanie dosiek plošných spojov a integrovaných obvodov, kde je obmedzený prístup. Je široko používaný na čipoch VLSI, ako sú mikroprocesory, DSP čipy, FPGA a podobne. Tieto integrované obvody majú posunovacie registre hraničného skenovania zabudované spolu so stavovým automatom, ktorý umožňuje vykonávanie testov bez nutnosti fyzického prístupu ku každému uzlu na doske alebo k zariadeniu. Týmto spôsobom je hraničné skenovanie ideálnou testovacou technológiou pre mnoho dnešných testovacích scenárov.

Pri navrhovaní obvodu, ktorý môže používať testovacie techniky hraničného skenovania JTAG, sú niektoré položky povinné, zatiaľ čo iné zvyšujú efektívnosť alebo uľahčenie testovania. Avšak začlenenie čo najväčšieho počtu techník do dizajnu umožní vykonať najlepší test a nájsť najviac problémov, a to buď počas fázy vývoja produktu, alebo počas výroby alebo testu v teréne.

Výber komponentu pre JTAG, hraničné skenovanie

V každom dizajne môže mať výber komponentov zásadný vplyv na celkovú koncepciu položky. To je pravda, keď uvažujete o použití techník okrajového skenovania / JTAG na testovanie dosky s plošnými spojmi. Je dôležité, aby sa komponenty, ktoré sú súčasťou obvodu, ktoré budú testované pomocou hraničného skenovania, vybrali tak, aby vyhovovali testovaniu pomocou tejto metodiky.

  • Vyberte zariadenia kompatibilné s hraničným skenovaním Jedným z hlavných aspektov pri navrhovaní ľubovoľného obvodu je výber hlavných komponentov, ktoré sa budú používať. Ak sa predpokladá test hraničného skenovania, je potrebné zabezpečiť, aby hlavné komponenty vyhovovali štandardu IEEE 1149.1. Dnes je väčšina integrovaných obvodov VLSI kompatibilných s 1149.1, ale niektoré z menších čipov nemusia byť, alebo môže byť zahrnutie JTAG voliteľné. Kdekoľvek existuje možnosť, uistite sa, že je zahrnutá verzia s hraničným skenovaním.
  • Vyhýbajte sa komponentom s pripojením s dvojitou funkciou Pokiaľ je to možné, vyhnite sa použitiu integrovaných obvodov, kde je kolíkom JTAG priradená dvojitá funkčnosť.
  • Zaistite, aby všetky zariadenia podporovali požadované pokyny IEEE 1149.1 Aj keď boli vybrané zariadenia kompatibilné s hraničným skenovaním, je potrebné zabezpečiť, aby podporovali požadované sady inštrukcií. Spravidla je potrebné zabezpečiť, aby SAMPLE / PRELOAD, EXTEST a BYPASS boli uspokojivé. Sú povinné, takže by ich malo podporovať každé zariadenie IEEE 1149.1. Je však tiež rozumné zvoliť zariadenia, ktoré podporujú pokyny HIGHZ a IDCODE.

Návrh obvodu pre JTAG, hraničné skenovanie

Po výbere požadovaných komponentov je potrebné zabezpečiť, aby návrh obvodu umožňoval ľahké testovanie a maximálny prístup pri použití hraničného skenovania / JTAG. Existuje celý rad techník, ktoré zabezpečujú, že IEEE 1149.1 sa dá maximálne využívať.

  • Správne pripojenie signálov JTAG Aby sa zabezpečila správna prevádzka testu hraničného skenovania, je potrebné pripojiť signály TAP (Test Access Port) (TCK, TMS a ak sú k dispozícii, TRST) paralelne ku všetkým zariadeniam vyhovujúcim IEEE 1149.1. TDI a TDO sa potom používajú na vytvorenie sériového reťazca okolo zariadení, čo umožňuje sériovým údajom prechádzať z jedného čipu do druhého. Dáta sa posielajú do TDI prvého čipu a potom sa TDO z prvého čipu pripojí k TDI nasledujúceho a tak ďalej. Nakoniec sú dáta prevzaté z TDO posledného IC v reťazci zapojenia.
  • Deliaci obvod podľa výrobcov komponentov Často je potrebné oddeliť FPGA alebo cPLD od rôznych výrobcov, pretože používajú rôzne konfiguračné nástroje. Vzhľadom na rôzne operácie je za určitých okolností jednoduchšie rozdeliť reťazce hraničného skenovania, aby nástroje jednotlivých výrobcov mohli komunikovať s príslušnými zariadeniami.

Konektor JTAG

Jedným dôležitým aspektom spojeným s akoukoľvek formou testu elektroniky, a to vrátane JTAG, je hraničné skenovanie testovacieho prístupu. To je samozrejme dôležité z hľadiska výberu komponentov a správneho návrhu obvodu. Fyzický prístup je však rovnako dôležitý. Aby bolo možné ľahko testovať obvody, mnoho dosiek obsahuje konektor JTAG špeciálne na testovanie. Tento konektor JTAG môže byť veľmi lacnou položkou, pretože sa musí používať iba počas fázy výroby a testovania produktu. Dobrý spoľahlivý prístup k testu je však veľmi dôležitý. Konektor JTAG môže ušetriť čas, najmä ak poskytuje veľmi spoľahlivý výkon tam, kde iné metódy nemusia byť také spoľahlivé. Nízka spoľahlivosť môže viesť k mnohým problémom so stratou času pri hľadaní chýb, ktoré sú spojené iba s testovacím prístupom. Vzhľadom na to a ľahkosť vykonávania testov môže byť konektor JTAG v mnohých prípadoch nákladovo efektívnym doplnkom k doske. Konektor JTAG by sa preto mal považovať za jeden z aspektov návrhu v najskoršej fáze fázy návrhu produktu.

Toto nie je vyčerpávajúci súhrn všetkých bezpečnostných opatrení, ktoré treba podniknúť pri návrhu dosky s plošnými spojmi, ktorá bude používať JTAG, hraničné skenovanie. Poskytuje však užitočného sprievodcu niektorými základmi, ktoré je možné použiť.


Pozri si video: VIISAN Intelligent Book Scanner (Október 2021).